ID de l'article: 000076778 Type de contenu: Dépannage Dernière révision: 01/01/2015

Pourquoi mon code VHDL utilisant la fonction absolue (abs) ne fonctionne-t-il pas correctement dans le logiciel MAX PLUS® II ? (Synplify Synplify version 5.1)

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Il existe une erreur de synthèse dans la version 5.1 du logiciel Syplify lors de l’utilisation de la fonction absolue abs () dans votre fichier de conception VHDL. Certaines valeurs incorrectes sont données lorsque des valeurs négatives sont transmises par le biais de cette fonction.

Ce problème a été corrigé dans les versions du logiciel Synplify 5.1.5a, 5.2.1 et ultérieures, qui peuvent être téléchargées depuis le site Web de Synplicity.

 Synplify recommande de lire les notes de version avant d’installer la version 5.1.5a du logiciel Synplify.

 

Le logiciel Synplify version 5.2.1 inclut la version 5.1.5a featuers, ainsi que la prise en charge de la famille d’appareils APEX™ 20K.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.