ID de l'article: 000076773 Type de contenu: Information et documentation de produit Dernière révision: 07/04/2014

Comment les broches d’E/S migrent vers NC configurées par le logiciel Quartus II, lors de la compilation d’une conception ciblant Arria V, Cyclone V ou Stratix V, avec les périphériques de migration sélectionnés ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Lors de la compilation d’une conception ciblant Arria® V, Cyclone® V ou Stratix® V, les périphériques de migration sélectionnés, les broches d’E/S qui migrent vers NC seront configurées en fonction des paramètres de broches non utilisés à l’échelle du projet. dans le logiciel Quartus® II. Par défaut, il est défini sur « En tant que tri-indiqué en entrée avec une mise à l’avant faible ».

Produits associés

Cet article concerne 15 produits

FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Cyclone® V GX
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V SX

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.