ID de l'article: 000076759 Type de contenu: Dépannage Dernière révision: 29/12/2019

Erreur fatale : Violation de segment : adresse de panne =0x30 lors de la compilation d’un projet avec l’IP Intel® Arria® 10 PHYLite

Environnement

    Intel® Quartus® Prime Pro Edition
    FPGA Intel® Arria® 10 IP pour interfaces de mémoire externe
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans les versions 19.3, 19.2, 19.1 et 18.1 du logiciel Intel® Quartus® Prime Pro Edition, vous pouvez voir les messages d’erreur suivants lors de la compilation de l’IP Intel Arria® 10 PHYLite avec un paramètre de largeur de données tel que 24. Ce problème se produit lorsqu’un PHYLite x36 (qui connecte instantanément 4 voies d’E/S) a moins de 27 E/S (ce qui nécessite 3 voies d’E/S), et donc, que la voie des E/S qui se trouve en 4e position n’a pas de tampon, ce qui entraîne les erreurs.

Erreur fatale : Violation de segment : adresse de panne =0x30, PC=0x7fe2165bd868 : 0x7fe2165bd868 : periph_emif ! EMIF_GEN6_EMIF_SYSTEM : create_dq_group_cells 0x1cc

Module : quartus_fit

Trace de pile :

0xf935 : ERR_UNWINDER_BACKTRACE ::get_stack_trace(void const**, int, int, void*) 0x101 (ccl_err)

0x73360 : 0xfb msg_ie_get_call_stack (non valide*) (ccl_msg)

0x74863 : MSG_INTERNAL_ERROR ::report_fatal(char const*, void*) 0x3f (ccl_msg)

Résolution

Ce problème est résolu à partir de la version 20.1 du logiciel Intel® Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Arria® 10

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.