ID de l'article: 000076756 Type de contenu: Information et documentation de produit Dernière révision: 22/02/2019

Comment contrôler la taille de la mémoire tampon de l’interface EMIF (External Memory Interface) Intel® Arria® 10 pour réduire l’utilisation des blocs de RAM dans le périphérique FPGA ?

Environnement

  • FPGA Intel® Arria® 10 IP pour interfaces de mémoire externe
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Dans le logiciel Intel® Quartus® Prime, la taille de la mémoire tampon de l’interconnexion Platform Designer dépend de deux facteurs :

    1. Nombre maximal de transactions en attente de lecture d’une Avalon IP esclave (par exemple : Intel Arria® 10 IP EMIF)

    2. Largeur de rafale de l’interface Avalon MM

    Cependant, la valeur maximale en attente de lecture de l’IP EMIF ne peut pas être modifiée et est fixée à une valeur fixe de 64 afin de maximiser l’efficacité du fisc.

    Résolution

    Pour contourner ce problème, réduisez la largeur de réduction en rafale de l’interface esclave Avalon MM afin de réduire la taille de la mémoire tampon de l’IP EMIF Intel® Arria® 10.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.