ID de l'article: 000076753 Type de contenu: Dépannage Dernière révision: 04/06/2018

Pourquoi Intel® Cyclone® kit de développement V GT a-t-il échoué alors que la compression est activée ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Intel® Cyclone® kit de développement V GT ne peut pas être configuré lors de l’utilisation d’un flux de bits compressé en mémoire Flash en raison de la Intel® MAX®V a lié un du bit MSEL à 0.

Résolution

Modifiez la conception Intel® Max® V sur pfl_control.vhd qui se trouve dans le dossier « hdl » du dossier d’installation du kit de développement.

Allez à la ligne 397, vous observerez (msel < = « ZZZ0Z » ;). Changez-le (msel <= « ZZZZZ » ;).

Cela permet de sélectionner le MSEL en fonction du commutateur DIPSW (DIP Switch) de la carte. Assurez-vous que la sélection MSEL correcte est en fonction de son mode de configuration.

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.