ID de l'article: 000076748 Type de contenu: Messages d'erreur Dernière révision: 28/09/2018

Avertissement (15064) : PLL output port clk[0] alimente la broche de sortie « c0~output » via un routage non dédié

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Il est possible que vous voyiez cet avertissement dans Intel® Quartus® Logiciel Prime lorsque vous avez attribué une sortie d’horloge dédiée unique à l’broche n d’une paire de broche différentielle dans Intel MAX® 10 appareils.

 

 

Résolution

Pour obtenir une sortie d’horloge dédiée à une seule fin, attribuez la broche à PLL#_CLKOUTp.

Pour obtenir une sortie d’horloge dédiée différentielle, attribuez la paire de broches à PLL#_CLKOUTp et PLL#_CLKOUTn.

Produits associés

Cet article concerne 1 produits

FPGA Intel® MAX® 10

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.