ID de l'article: 000076737 Type de contenu: Dépannage Dernière révision: 22/10/2020

Pourquoi la simulation de l’Ethernet 25G Intel® Stratix® 10 FPGA IP Design Example ne fonctionne-t-elle pas ?

Environnement

    Intel® Quartus® Prime Pro Edition
    FPGA Intel® IP Ethernet 25G
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

En raison d’un problème dans le logiciel Intel® Quartus® Prime Pro Edition version 20.1, l’exemple de conception généré par le Intel® Stratix® 10 Ethernet 25G
FPGA IP avec reconfiguration dynamique et PTP activées, sera suspendue lorsqu’elle est simulée avec un simulateur Synopsys* VCS* ou un simulateur Cadence* Xce multimédia*/NCSIM*.

Résolution

Pour éviter ce problème, l’utilisateur est furieux d’utiliser le simulateur Mentor* Modelsim* pour simuler l’exemple de conception.

Ce problème est résolu à partir du logiciel Intel® Quartus® Prime Pro Edition v20.3.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Stratix® 10

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.