Lorsque vous ciblez les périphériques Intel® Arria® 10, Intel® Cyclone® 10 GX ou Intel® Stratix® 10, les composants de conception IP JESD204B (IOPLL/Core PLL et ATX PLL) partagent la même fréquence d’horloge de référence que l’horloge de référence CDR.
Il est possible que vous voyiez des erreurs dans la Intel® Quartus® logiciel Prime Pro Edition v17.0 ou une version ultérieure pendant la génération ou la compilation d’exemples de conception IP JESD204B. Cela est dû au fait que la fréquence d’horloge de référence sélectionnée n’est pas valide pour d’autres composants d’exemple de conception.
Voici des exemples de messages d’erreur pouvant être vus :
Erreur : altjesd_ed_qsys_RX_TX_xcvr_atx_pll_0.xcvr_atx_pll_0 : « N counter » (atx_pll_ref_clk_div) 0 est hors de portée : 1-2, 4, 8
Erreur : altjesd_ed_qsys_RX_TX_xcvr_atx_pll_0.xcvr_atx_pll_0 : « PLL auto mode reference clock frequency (Integer) » (set_auto_reference_clock_frequency) 34.5 est hors de portée
Erreur : générer des qsys a échoué avec le code de sortie 3
Erreur : altjesd_ed_qsys_RX_TX_core_pll.core_pll : échec du calcul des valeurs de chute de la fréquence du compteur de sortie 0 : échec de la récupération de la liste de fréquences.
Erreur : altjesd_ed_qsys_RX_TX_core_pll.core_pll : la fréquence d’horloge de référence 780.878049 est hors de portée juridique (10.0:750.0)
Erreur : altjesd_ed_qsys_RX_TX_core_pll.core_pll : « Reference Clock Frequency » (gui_reference_clock_frequency) 780.878049 est hors de portée : 10.0-750.0
Pour contourner ce problème, choisissez une autre fréquence d’horloge de référence dans la liste déroulante PLL/CDR Reference Clock Frequency (Fréquence d’horloge de référence PLL/CDR) dans l’éditeur de paramètres IP JESD204B, et mettez en avant l’exemple de conception.