ID de l'article: 000076727 Type de contenu: Dépannage Dernière révision: 17/01/2020

Pourquoi les exemples de conception de l’IP dur 10 E-Tile Intel® Stratix® pour Ethernet - variantes 10 Gbit/s et 25 Gbit/s envoient-ils un nombre incorrect de paquets ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Ethernet
  • FPGA Intel® IP Ethernet 25G
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Lorsque vous utilisez la version 19.2 ou antérieure du logiciel Intel® Quartus® Prime Pro Edition, lorsque vous créez un exemple de conception avec l’IP dure Intel® Stratix® 10 E-Tile pour Ethernet – variantes de base de 10 Gbit/s et 25 Gbit/s, fonctionnant dans des modes fixes et incrémentiels envoient un nombre incorrect de paquets.

    Résolution

    Pour contourner ce problème dans la version 19.2 ou antérieure du logiciel Prime Pro Edition Intel® Quartus®, arrêtez le projet en cours d’exécution et redémarrez le périphérique.

    Ce problème a été résolu à partir de la version 19.3 du logiciel Intel® Quartus® Prime Pro.

    Produits associés

    Cet article concerne 4 produits

    FPGA et FPGA SoC Intel® Stratix® 10
    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX
    FPGA Intel® Stratix® 10 DX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.