ID de l'article: 000076719 Type de contenu: Dépannage Dernière révision: 05/08/2015

Dois-je définir le bus test_in 0 comme décrit dans les sections Signaux d’interface de test du compilateur IP du guide de l’utilisateur PCI Express ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Il s’agit d’une erreur dans le document. Ne faites pas cela.

Résolution

Intel recommande de définir des test_in = 0x3A8 pour le matériel ou les 0x3A9 pour la simulation.

Produits associés

Cet article concerne 4 produits

FPGA GX Cyclone® IV
FPGA Stratix® II GX
FPGA Arria® II GX
FPGA Arria® II GZ

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.