ID de l'article: 000076684 Type de contenu: Dépannage Dernière révision: 28/08/2017

Pourquoi est-ce que je vois une erreur lors de la simulation de l’IP ADC Max 10 ?

Environnement

    Intel® Quartus® Prime Standard Edition
    Composant générique
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans le logiciel Standard de Quartus® Prime, la simulation de l’IP du convertisseur analogique/numérique Intel® Max® 10 peut entraîner l’erreur suivante.

Dans NCSim :

Erreur de simulation NCSim ADC- ncsim : *E,SYSFMT (/opt/intelFPGA/16.1/quartus/eda/sim_lib/cadence/fiftyfivenm_atoms_ncrypt.v) : erreur

 

Résolution

Activez l’option « Enable user created expected output file » (Activer l’utilisateur a créé le fichier de sortie attendu) dans l’éditeur des paramètres de l’ADC et fournissez un fichier de réapprovisionnement de l’utilisateur. Faites-le pour chaque canal que vous avez activé.

Pour plus de détails, reportez-vous à la section sortie de simulation logique ADC spécifiée par l’utilisateur dans le guide de l’utilisateur de l’ADC.

 

Produits associés

Cet article concerne 1 produits

FPGA Intel® MAX® 10

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.