ID de l'article: 000076675 Type de contenu: Dépannage Dernière révision: 05/05/2021

Pourquoi la simulation de la mémoire eSRAM Intel® FPGA IP visant le Intel® Stratix® 10 à l’aide de Mentor* ModelSim* montre-t-elle des données de lecture incorrectes ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Lors de la simulation de la mémoire eSRAM Intel® FPGA IP visant le Intel® Stratix® 10 périphériques avec Mentor* ModelSim*, vous pouvez observer des données de lecture incorrectes en raison d’options de simulation incorrectes.

    Résolution

    Pour contourner ce problème, ajoutez l’option ci-dessous dans le fichier msim_setup.tcl :

    définissez USER_DEFINED_VERILOG_COMPILE_OPTIONS « +define+ESRAM_SIM »

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.