ID de l'article: 000076636 Type de contenu: Dépannage Dernière révision: 19/05/2017

Pourquoi mes NTP non postés n’apparaissent-ils pas sur l’interface AVST reçue ?

Environnement

    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Comme décrit dans les guides de l’utilisateur de l’interface IP dure pour PCI Express* Avalon-ST, l’entrée rx_st_mask bloque tous les TNP non publiés lorsqu’ils sont revendiqués.

Résolution

Pour contourner ce problème, assurez-vous que l’entrée rx_st_mask est décochée lorsque vous souhaitez recevoir des TTP non postés sur l’interface AVST Rx.

Produits associés

Cet article concerne 12 produits

FPGA Stratix® V
FPGA et FPGA SoC Intel® Stratix® 10
FPGA Stratix® II GX
FPGA et FPGA SoC Intel® Arria® 10
FPGA et FPGA SoC Arria® V
FPGA Arria® II
FPGA GX Cyclone® IV
FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX
FPGA Stratix® II GT

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.