ID de l'article: 000076634 Type de contenu: Dépannage Dernière révision: 24/07/2017

Pourquoi la conception d’exemple d’Ethernet 10G MAC 10G/100M/100M/1G/10G à faible latence peut-elle échouer sur plusieurs canaux ?

Environnement

    Intel® Quartus® Prime Pro Edition
    FPGA Intel® IP MAC Ethernet 10G faible latence
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Les variantes suivantes de la conception de l’Ethernet 10G Faible latence Intel® peuvent échouer la synchronisation lorsque le nombre de canaux est supérieur ou égal à 7.
1. 10 M/100M/1G/10G Ethernet
2. Ethernet 10M/100M/1G/10G avec 1588
3. Ethernet 1G/10G
4. Ethernet 1G/10G avec 1588

Résolution

Ce problème a été résolu dans les versions 17.0 et ultérieures du logiciel Quartus® Prime.

Produits associés

Cet article concerne 4 produits

FPGA Intel® Arria® 10 GX
FPGA et FPGA SoC Arria® V
FPGA Stratix® V
FPGA et FPGA SoC Intel® Stratix® 10

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.