ID de l'article: 000076626 Type de contenu: Dépannage Dernière révision: 09/09/2020

Pourquoi le CDR ne verrouille-t-il pas le mode 25G lors de l’utilisation de l’IP dure E-Tile pour Ethernet alors que la fréquence de référence de PHY est fixée à 312,5 MHz sur le Intel® Stratix® 10 et le Intel Agilex® 7 périphériques ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 20.4 et antérieure du logiciel Intel® Quartus® Prime Pro Edition, le CDR ne peut pas verrouiller en mode 25G lors de l’utilisation de l’IP dure E-Tile pour Ethernet lorsque la fréquence de référence de PHY est réglée sur 312,5 MHz.

     

     

     

     

    Résolution

    Ce problème n’a pas de solution, car le 312,5 MHz n’est pas dans la plage prise en charge par l’IP E-Tile PHY. Utilisez donc une fréquence d’horloge de référence de 156,25 MHz ou 322,265625MHz.

     

    Cette option de fréquence d’horloge de référence de 312,5 MHz est fixe dans Intel® Quartus® version 21.1 du logiciel Prime Pro Edition.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Intel® Agilex™
    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.