Il est parfois utile de modifier les étapes de retard des E/S des signaux mémoire externes (par exemple, mem_clk les étapes de retard) des contrôleurs IP Intel® UniPHY à l’aide du flux DE MODIFICATION D’INGÉNIERIE (ECO).
Vous trouverez ci-dessous les étapes permettant de modifier le délai D5.
1. Ouvrez Le planificateur de broches, sélectionnez la broche mem_clk que vous souhaitez différer, puis cliquez avec le bouton droit et choisissez Localiser le nœud > Localiser dans la visionneuse de propriétés de ressources.
2. Dans La visionneuse de propriétés de ressources, sélectionnez toutes les mem_clk broche.
3. Sélectionnez pad sur Propriétés windows, localisez la chaîne de retard D5 et sélectionnez nouvelle valeur.
4. Une fois que vous avez sélectionné la valeur D5, accédez à Resource Property Viewer (Visionneuse de propriétés de ressources) et sélectionnez Vérifier et enregistrer tous les changements de la liste des netlists.
5. Exécutez l’Assembleur pour qu’il s’essaie au nouveau fichier .sof de programmation.