ID de l'article: 000076613 Type de contenu: Dépannage Dernière révision: 28/02/2019

Pourquoi le kit d’outils de débogage EMIF indique-t-il que les signaux Intel® Stratix® 10 DDR4 CKE*, ODT* et RESET ne sont pascalibrés ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® Stratix® 10 IP pour interfaces de mémoire externe
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Le kit d’outils de débogage EMIF ne fournit pas de remplacement direct des signaux Intel® Stratix® 10 DDR4 CKE* et ODT*, car la spécification DDR4 ne les inclut pas dans le calcul de l’adresse/parité de commande.

    Dans la section Adresse /marges de commande, le kit d’outils de débogage EMIF signale tous les signaux qui pourraient potentiellement avoir un retard, mais les marges sont indiquées uniquement sur les signaux qui sont étalonnés explicitement.
    Cependant, les signaux CKE*, ODT* et RESET sont étalonnés de manière très précise en fonction du niveau CS*/ de bureau, et donc, les marges de ces signaux ne sont pas indiquées.
    Les signaux CKE*, ODT* et RESET sont programmés avec la même valeur de réglage de retard que les signaux CS*.

    Notez que le caractère * fait référence au numéro de grade de la mémoire.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.