ID de l'article: 000076580 Type de contenu: Dépannage Dernière révision: 29/07/2020

Pourquoi l’IP RAM:2-PORT ne parvient-elle pas à générer lors de l’utilisation du mode double horloge Emulate TDP ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP RAM 2-PORT
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 20.2 et les versions antérieures du logiciel Intel® Quartus® Prime Edition, vous pouvez voir « Erreur: ram_2port_0.dcfifo_in: « Quelle doit être la profondeur du FIFO? » (GUI_Depth) xxx est hors de portée » lors de l’utilisation du mode d’horloge double Emulate TDP de l’IP RAM:2-PORT.

    Cela est dû au fait que la valeur de « Combien de mots de mémoire » dans Tab Widths/Blk Type est hors de portée. Il ne peut être défini que sur 2^n (1<n<18) lors de l’utilisation du mode double horloge Emulate TDP.

    Résolution

    Aucune solution de contournement n’est nécessaire. Définissez une valeur correcte pour le nombre de mots de mémoire dans le type Tab Widths/Blk, 2^n (1<n<18) lors de l’utilisation du mode double horloge Emulate TDP.

    Les futures versions du logiciel Intel® Quartus® Prime Pro Edition sont prévues pour être améliorées afin de générer un message d’erreur dans l’interface graphique IP lorsque la valeur des mots de mémoire est hors de portée.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Intel® Agilex™
    FPGA et FPGA SoC Intel® Stratix® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.