ID de l'article: 000076578 Type de contenu: Dépannage Dernière révision: 06/07/2020

Lorsque vous utilisez l’IP PCI* Express Intel® FPGA P-Tile Avalon® maqué la mémoire, pourquoi l’onglet « PCIe0 Link » de l’interface graphique est-il manquant ?

Environnement

    Intel® Quartus® Prime Pro Edition
    Hard IP pour PCI Express* Intel® Stratix® 10 Avalon-MM
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Dans la version v20.1 du logiciel Intel® Quartus® Prime Pro Edition, l’onglet Intel® FPGA P-Tile Avalon® mappé par mémoire IP pour PCI* Express «PCIe0 Link» ne figure pas dans le gui IP.

Ce problème empêche l’utilisateur d’activer ou de désactiver l’horloge de référence «Slot Clock» du connecteur.

Résolution

Ce problème a été résolu à partir de la version v20.2 du logiciel Intel® Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 2 produits

FPGA et FPGA SoC Intel® Agilex™ série F
FPGA Intel® Stratix® 10 DX

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.