ID de l'article: 000076563 Type de contenu: Dépannage Dernière révision: 03/02/2016

Pourquoi est-ce que je vois des demandes de lecture ou d’écriture abandonnées lors de la simulation de l’IP dure pour le cœur DMA PCI Express Avalon®-MM ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • Simulation
  • DMA
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème avec le testbench généré par le catalogue IP ou Platform Designer, vous verrez des transactions abandonnées si vos problèmes de test sont en lecture ou en écriture depuis le point d’extrémité (vers le Rootport) étroitement rapprochés (dos à dos). Cela s’applique à la mémoire Avalon® mappée avec des variantes DMA.

    Résolution

    Pour contourner ce problème, augmentez le temps entre vos demandes en amont.

    Intel recommande d’utiliser un modèle BFM (Commercial Root Port Bus Functional Model) tiers pour la vérification de la production de l’IP dure PCIe.

    Ce problème n’est pas prévu pour être résolu dans une prochaine version du logiciel Intel® Quartus® Prime.

    Produits associés

    Cet article concerne 16 produits

    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Cyclone® V GX
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Intel® Arria® 10 GT
    FPGA Arria® V GT
    FPGA Intel® Arria® 10 GX
    FPGA SoC Intel® Arria® 10 GX
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V SX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.