ID de l'article: 000076552 Type de contenu: Dépannage Dernière révision: 28/10/2020

GRAVE : Une erreur s’est produite lors de l’exécution du script : :emif_cal_dbg::odt_cal::run_odt_cal_callback

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP pour composant de débogage des interfaces de mémoire externe
  • FPGA Intel® Stratix® 10 IP pour interfaces de mémoire externe
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème dans la version 20.2 du logiciel Intel® Quartus® Prime Pro Edition, vous pouvez constater une erreur similaire à celle indiquée ci-dessous en cas de panne de calibrage dans le kit d’outils de débogage unifié 10 Intel Stratix® EMIF ou le kit d’outils de débogage UNIFIED Intel Agilex® 3 FPGA.

    GRAVE : Une erreur s’est produite lors de l’exécution du script » : emif_cal_dbg::odt_cal::run_odt_cal_callback

    « : ed_synth_inst : clé « 65542 » non connue sous symique

    lors de l’exécution

    « dict get $dictionary $key »

    (procédure « ::emif_cal_dbg::util::family_expert::get_dict_elem » ligne 3)

    invoquée de l’intérieur

    « ::emif_cal_dbg::util:family_expert:::get_dict_elem cal_stage [expr $val] »

    Résolution

    Ce message d’erreur d’exemple affiche un code d’erreur « 65542 » lorsqu’une panne d’étalonnage se produit et n’est pas signalée par le kit d’outils EMIF.

    Pour le kit d’outils de débogage unifié de l’étalonnage 10 EMIF Intel® Stratix®, vous trouverez ci-dessous une liste des étapes de calibrage et des codes d’erreur associés qui ne sont pas signalés.

    Code d’erreur d’étape de calibrage

    WRITE_LEVEL_EDGE 65541

    WRITE_LEVEL_CLOCK 131077

    WRITE_DESKEW_DM_CENTER 65542

    MARGINING_DQ 65547

    MARGINING_DM 131083

     

    Pour le kit d’outils de débogage EMIF Intel Agilex® 3 FPGA, vous trouverez ci-dessous une liste des étapes de calibrage et des codes d’erreur associés qui ne sont pas signalés.

    Code d’erreur d’étape de calibrage

    WRITE_LEVEL_EDGE : 65541

    WRITE_LEVEL_CLOCK : 131077

    WRITE_DESKEW_DM_CENTER : 65542

    READ_DESKEW_DBI_CENTER : 65540

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Intel® Agilex™ 7
    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.