ID de l'article: 000076533 Type de contenu: Information et documentation de produit Dernière révision: 23/09/2020

Comment utiliser le port channel_reset dans l’IP Ethernet 25G Intel® Stratix® 10 FPGA ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP Ethernet 25G
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’une erreur dans le | UG-20109 2020.04.13, il n’y a aucune description de channel_reset port pour l’Ethernet 25G Intel® Stratix® 10 FPGA IP. Le port channel_reset est une entrée de réinitialisation qui n’est présente que si l’option Enable 10G/25G Dynamic Rate Switching (Activer le taux dynamique 10G/25G) est cochée. Avant de lancer la reconfiguration entre deux vitesses, affirmez ce signal pour maintenir les chemins de données TX/RX en réinitialisation.

    Résolution

    Ces informations manquantes ont été ajoutées dans | UG-20109 2020.07.29.

    Produits associés

    Cet article concerne 4 produits

    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX
    FPGA SoC Intel® Stratix® 10 GX
    FPGA Intel® Stratix® 10 GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.