ID de l'article: 000076526 Type de contenu: Information et documentation de produit Dernière révision: 22/07/2015

Comment puis-je corriger les avertissements d’horloge illégaux associés aux signaux de clocktopld et d’observablebyteserdesclock sur la distribution 4 de l’implémentation IP dure PCIe x8 ?

Environnement

    Édition d'abonnement Intel® Quartus® II
    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Vous pouvez voir les erreurs suivantes sur le canal 4 physique de PCIe® x8 Implémentation de la PI dure pendant l’analyse TimeQuest.

 

chemin d’instance >|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[4].inst_sv_pcs_ch|inst_stratixv_hssi_8g_rx_pcs|wys|clocktopld

 

chemin d’instance |g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch.inst_sv_pcs_ch|inst_stratixv_hssi_8g_rx_pcs|wys|observablebyteserdesclock

 

Le canal physique Ch[4] dans l’implémentation de l’IP dure PCIe x8 est utilisé en interne, mais pas en tant que canal de données.   Par conséquent, ces avertissements d’horloge illégaux associés à Ch[4] ne doivent pas affecter le fonctionnement de la liaison.

Résolution

Vous pouvez ignorer ces avertissements en toute sécurité.

 

Ce problème n’est pas prévu pour être résolu.

Produits associés

Cet article concerne 1 produits

FPGA Stratix® V GX

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.