ID de l'article: 000076490 Type de contenu: Dépannage Dernière révision: 05/05/2021

Pourquoi ma Intel® FPGA P-Tile Avalon® mémoire mappée IP pour le point d’extrémité PCI Express* affiche-t-elle des performances de lecture inférieures avec la version 19.3 du Intel® Quartus® Prime Pro ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Hard IP pour PCI Express* Intel® Stratix® 10 Avalon-MM
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    L’IP mappée de mémoire P-Tile Avalon® Intel® FPGA pour PCI Express* prend en charge jusqu’à 64 demandes en attente avec une taille de demande en lecture maximale de 512 octets avec la version 19.3 Intel® Quartus® Prime Pro. Si la latence des allers-retours (durée de la lecture de la mémoire à la fin) est supérieure à 1,5 nous, le nombre de demandes en cours peut ne pas être suffisant pour saturer le débit de lecture.

    Résolution

    Ce problème est résolu à partir de la version 21.3 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Intel® Agilex™ 7 série F
    FPGA Intel® Stratix® 10 DX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.