Problème critique
Les cœurs Intel® FPGA IP suivants génèrent des exemples de conception pour le kit de développement SoC d’émetteur-récepteur série Intel Agilex® 7 FPGA avec des paramètres VID incorrects.
1) Série Lite IV Intel® FPGA IP
2) Interlaken (2e génération) Intel® FPGA IP
3) Intel® FPGA IP Ethernet triple vitesse
4) Intel® FPGA IP de reconfiguration dynamique E-Tile
5) IP matérielle E-Tile pour Ethernet et CPRI PHY Intel® FPGA IP
6) JESD204B Intel® FPGA IP
7) JESD204C Intel® FPGA IP
8) Sous-système Ethernet Intel® FPGA IP
Les paramètres VID corrects se trouvent à la section 6.1 Ajouter des paramètres SmartVID dans le fichier QSF Intel® Quartus® Prime du guide de l’utilisateur du kit de développement de l’émetteur-récepteur-SoC Intel Agilex® série F.
Mettez à jour les exemples de conception avec les paramètres VID corrects comme indiqué ci-dessous :
set_global_assignment -name PWRMGT_BUS_SPEED_MODE « 100 KHZ »
set_global_assignment -name PWRMGT_SLAVE_DEVICE0_ADDRESS 42
set_global_assignment -name PWRMGT_SLAVE_DEVICE1_ADDRESS 00
set_global_assignment -name PWRMGT_SLAVE_DEVICE2_ADDRESS 00
set_global_assignment -name PWRMGT_SLAVE_DEVICE3_ADDRESS 00
set_global_assignment -name PWRMGT_SLAVE_DEVICE4_ADDRESS 00
set_global_assignment -name PWRMGT_SLAVE_DEVICE5_ADDRESS 00
set_global_assignment -name PWRMGT_SLAVE_DEVICE6_ADDRESS 00
set_global_assignment -name PWRMGT_SLAVE_DEVICE7_ADDRESS 00
set_global_assignment -name USE_PWRMGT_SCL SDM_IO0
set_global_assignment -name USE_PWRMGT_SDA SDM_IO12
set_global_assignment -name USE_CONF_DONE SDM_IO16
set_global_assignment -name VID_OPERATION_MODE « PMBUS MASTER »
set_global_assignment -name PWRMGT_VOLTAGE_OUTPUT_FORMAT « FORMAT LINÉAIRE »
set_global_assignment -name PWRMGT_LINEAR_FORMAT_N « -13 »
set_global_assignment -name PWRMGT_TRANSLATED_VOLTAGE_VALUE_UNIT VOLTS
Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.