ID de l'article: 000076414 Type de contenu: Dépannage Dernière révision: 05/05/2021

Pourquoi l’IP dure Intel® Stratix® 10 PCIe* Avalon® -MM ne répond-elle pas aux CSP de lecture de la mémoire entrantes avec le bit de commande de prétentrement réglé ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Hard IP pour PCI Express* Intel® Stratix® 10 Avalon-MM
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’une limitation de la Intel® Stratix® pont 10 PCIe* Avalon®-MM, les ips en lecture de mémoire entrantes avec le jeu de bits De commande de réessillement seront abandonnés et aucune exécution ne sera renvoyée, ce qui peut entraîner une panne du système.

    Résolution

    Pour contourner ce problème, limitez le partenaire de liaison à n’envoyer que des ips en lecture de mémoire sans le bit de commande de prétentrement réglé sur le Intel® Stratix® 10 PCIe* Avalon® -MM.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.