ID de l'article: 000076383 Type de contenu: Messages d'erreur Dernière révision: 19/11/2018

Erreur interne : sous-système : FPP, fichier : /quartus/ilh/fpp/fpp_design.cpp, ligne : 213 ports OPORT_BUFFEROUT existe déjà sur IO_CLUSTER cellule 177

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP eSRAM
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Il est possible que vous voyiez ce message d’erreur lorsque vous ciblez Intel® Stratix® des périphériques 10 MX dans Intel® Quartus® version 18.0.1 du logiciel Prime Pro, et que vous ayez une conception comprenant deux instances de la Intel® FPGA IP eSRAM, et que les deux cas partagent un signal d’horloge de référence commun.

    Chaque instance Intel® FPGA IP eSRAM nécessite une horloge de référence dédiée en raison de sa position physique sur l’appareil.

    Résolution

    Pour contourner ce problème, fournissez une horloge de référence dédiée à chaque instance Intel® IP eSRAM dans la conception. Reportez-vous aux directives de connexion de la famille de broches Intel® Stratix® 10 appareils pour plus d’informations sur la Intel® IP broche requise par la mémoire eSRAM.

    Un message d’erreur plus significatif est généré à partir de la version 22.3 du logiciel Intel® Quartus® Prime.

    Produits associés

    Cet article concerne 1 produits

    FPGA Intel® Stratix® 10 MX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.