ID de l'article: 000076339 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi ne puis-je pas utiliser les fonctionnalités Byte Enables pour un véritable bloc mémoire M9K à deux ports configuré dans un mode largeur de données mixte 32x8 ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Les outils d’activation des octets ne sont pas pris en charge dans cette configuration en raison de la manière dont la mémoire est implémentée.

La largeur de port la plus large prise en charge en mode True double port pour un seul bloc M9K est de 18 ports.  Cela signifie qu’une mémoire 32x8 bits est en fait implémentée comme deux blocs M9K 16x4 bits distincts.  Bien que dans ce scénario, chaque bloc M9K maintient un rapport 4:1, les options d’octet de 4 bits de large ne sont pas prises en charge.

Les paramètres d’activation des octets sont uniquement pris en charge pour les configurations de mémoire True double port lorsque les largeurs de données PortA et PortB des différents blocs de mémoire M9K sont multiples de 8 ou 9 bits.

Résolution

N°1

Produits associés

Cet article concerne 8 produits

FPGA GX Cyclone® IV
FPGA Cyclone® IV E
FPGA Stratix® II GX
FPGA Stratix® II GT
FPGA Stratix® IV E
FPGA Stratix® III
FPGA Cyclone® III LS
FPGA Cyclone® III

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.