ID de l'article: 000076312 Type de contenu: Dépannage Dernière révision: 05/05/2021

Pourquoi l’Analyseur de synchronisation signale-t-il une violation de la durée minimale dans le Intel® Arria® IP DSP à 10 points fixes natifs ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® Arria® 10 IP pour points fixes natifs DSP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Une violation minimale de la période de synchronisation peut être constatée si le bloc DSP n’est pas complètement enregistré.

     

     

    Résolution

    Pour contourner ce problème, activez le registre des entrées, des sorties et des pipelines à l’aide de l’interface IP pour s’assurer que le timing est atteint lors de l’utilisation de l’IP DSP 10 Point fixe natif Intel® Arria®.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.