ID de l'article: 000076309 Type de contenu: Dépannage Dernière révision: 21/01/2020

Pourquoi des avertissements s’affichent-ils lorsque j’utilise le MAC Ethernet 10/100/1000 avec E/S PCS 1000BASE-X/SGMII et LVDS ou lorsque les E/S PCS 1000BASE-X/SGMII et LVDS sont sélectionnées dans l’IP Ethernet triple vitesse Agilex™ 7 F...

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 19.4 du logiciel Quartus® Prime Pro Edition, les avertissements affichés s’affichent lors de la sélection du MAC Ethernet 10/100/1000 avec E/S PCS 1000BASE-X/SGMII et LVDS ou de l’option d’E/S PCS 1000BASE-X/SGMII et LVDS est sélectionnée dans le cœur IP Ethernet triple vitesse Agilex™ 7 FPGA.

    Avertissement : test.eth_tse_0.i_lvdsio_terminator_0.pll_areset_iopll : récepteurs de réinitialisation associés non déclarés

    Avertissement : test.eth_tse_0.iopll : Capable d’implémenter PLL - La fréquence VCO réelle diffère du paramètre demandé

    Avertissement : test.eth_tse_0.ref_clk_module.out_clk/iopll.refclk : iopll.refclk nécessite 125000000Hz, mais la source a une fréquence de 0 Hz

    Résolution

    Ces avertissements peuvent être ignorés en toute sécurité car la fonctionnalité n’est pas affectée lors de l’utilisation du cœur IP Ethernet à triple vitesse Agilex™ 7 FPGA.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.