ID de l'article: 000076293 Type de contenu: Dépannage Dernière révision: 25/06/2020

Qu’est-ce qui peut faire que les interfaces de mémoire externe Intel® Stratix® 10 FPGA IP ne retournent pas les données de lecture rapidement avant une longue période d’inactivité ?

Environnement

    Intel® Quartus® Prime Pro Edition
    FPGA Intel® Stratix® 10 IP pour interfaces de mémoire externe
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 20.1 du logiciel Intel® Quartus® Prime Pro Edition, il est possible que la dernière rafale de données de lecture ne retourne pas rapidement en mode Read Modifier l’écriture (RMW).

La commande de lecture est exécutée chaque fois qu’il existe une nouvelle commande, une actualisation ou une précharge automatique. Cette dernière lecture avec rafale différée peut entraîner une réduction de l’efficacité.

Résolution

Pour contourner ce problème, veillez à ce que l’actualisation soit exécutée régulièrement conformément aux spécifications DDR4 si l’option d’actualisation de l’utilisateur est activée, ou activez l’option Enable User Auto Precharge (Activer l’utilisateur) et exécutez la commande auto-precharge pour toutes les transactions.

Reportez-vous au Guide de l’utilisateur de la mémoire externe Intel® Stratix® 10 FPGA IP pour plus d’informations.

Ce problème est résolu à partir de la version 20.2 du logiciel Intel® Quartus® Prime Pro Edition.

 

 

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Stratix® 10

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.