ID de l'article: 000076252 Type de contenu: Dépannage Dernière révision: 17/06/2020

Pourquoi le signal waitresponsevalid n’est-il pas exporté lors de l’utilisation de l’IP FPGA Pipeline Bridge Avalon®-MM lorsque l’option « Utiliser les réponses de transaction Avalon » est activée ?

Environnement

  • Intel® Quartus® Prime Lite Edition
  • Intel® Quartus® Prime Pro Edition
  • Intel® Quartus® Prime Standard Edition
  • Mémoire mappée
  • FPGA Intel® IP Pont Pipeline Avalon-MM
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans l’IP FPGA du pont pipeline Avalon®-MM, lorsque l’option « Utiliser les réponses de transaction Avalon » est activée, seul le signal writeresponse est exporté, ce qui n’est pas le cas de writeresponsevalid .

    Pour les connexions entre les maîtres Avalon-MM et le pont pipeline Avalon-MM, où des réponses d’écriture sont attendues par les maîtres, l’absence de signal writeresponsevalid entraînera des problèmes potentiels.

    Résolution

    Ce problème a été résolu dans Intel® Quartus® logiciel Prime Pro Edition version 20.3 et versions ultérieures.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.