ID de l'article: 000076249 Type de contenu: Dépannage Dernière révision: 03/02/2020

Lorsque vous utilisez l’Ethernet 10G MAC à faible latence Intel® FPGA IP, pourquoi la modification de la valeur du registre rx_transfer_control désactive-t-elle le chemin de données instantanément et non pas à la limite du paquet ?

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

En raison d’un problème avec la version 19.2 du logiciel Intel® Quartus® Prime Pro et les versions précédentes, le MAC 10G MAC à faible latence Intel® FPGA IP avec une vitesse 1G ou 2,5G, le chemin RX est activé ou désactivé immédiatement lors de l’évolution de la valeur dans le registre rx_transfer_control.

Voici les paramètres de vitesse affectés :


1. 1G/2.5G
2. 1G/2.5G/10G

Résolution

Ce problème a été résolu à partir de la version 19.3 du logiciel Intel® Quartus® Prime Pro.

Produits associés

Cet article concerne 4 produits

FPGA Intel® Cyclone® 10 GX
FPGA et FPGA SoC Intel® Arria® 10
FPGA Stratix® V
FPGA et FPGA SoC Intel® Stratix® 10

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.