ID de l'article: 000076241 Type de contenu: Dépannage Dernière révision: 18/03/2019

Pourquoi l’cmd_ready de signal du capteur de température Intel® Stratix®'une IP de 10 FPGA est-elle à un état de impedance élevé dans la simulation ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP pour capteur de température
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Le capteur de température Intel® Stratix® 10 FPGA modèle de simulation IP n’est pas entièrement en vedette dans le logiciel Intel® Quartus® Prime Pro Edition. Le signal de sortie cmd_ready est dans un état de grande impedance (cmd_ready = « bz »).

    Résolution

    Le modèle de simulation IP du capteur de température Intel® Stratix® 10 FPGA devrait être mis à jour dans une version ultérieure du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.