ID de l'article: 000076238 Type de contenu: Messages d'erreur Dernière révision: 02/06/2014

Erreur interne : sous-système : SIN, fichier : /quartus/tsm/sin/sin_micro_tnodes_dag.cpp, ligne : 626

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Cette erreur peut être constatée dans la version(s) 12.0sp2 du logiciel Quartus® II et versions antérieures lors de l’exécution de la liste des netlists EDA Writer pour créer des modèles IBIS pour les conceptions ciblant la famille Arria® V.

     

    Cette erreur est déclenchée si la liste des ports du fichier de conception de haut niveau contient des paires d’broches différentielles et que la broche négative (n) est indiquée avant la broche positive (p) de la même paire.

     

    Résolution

    Pour contourner ce problème dans la version 12.0SP2 du logiciel Quartus II et versions antérieures, assurez-vous que votre fichier de conception de haut niveau répernumère la broche (p) positive des paires différentielles avant la broche de complément négative (n).
     
    Ce problème devrait être résolu dans une prochaine version du logiciel Quartus II.


     

     

    Produits associés

    Cet article concerne 4 produits

    FPGA Arria® V GT
    FPGA Arria® V GX
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.