ID de l'article: 000076224 Type de contenu: Dépannage Dernière révision: 03/11/2016

Pourquoi viterbi Megacore génère-t-il une largeur de bus rr incorrecte ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif En raison d’un problème dans la mémoire Megacore de Viterbi® version 16.0 et antérieure, le calcul de la largeur du bus rr est toujours égal à celui du n*softbit. Par conséquent, la largeur du bus rr est incorrecte lorsque vous sélectionnez le mode TCM.
Résolution

Pour résoudre ce problème :

1. Ouvrez le fichier altera_vit_ii_parameters.tcl à partir du répertoire suivant
\ip\altera\dsp\altera_vit_ii\src\tcl_libs

2. Commentez la ligne 414, puis ajoutez le script suivant
        si { == « T » } {
set_parameter_value rr_size [expr**2]
} d’autre {.
set_parameter_value rr_size [expr*]
}

3. Rouvrez Quartus® et ré-générez le MegaCore

Ce problème devrait être résolu dans une prochaine version du logiciel Quartus Prime.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.