Qsys : la période d’horloge d’un BFM de source d’horloge Altera Avalon générée par Qsys n’est pas précise

La période d’horloge d’un bus source Altera Avalon fonctionnel modèle BFM généré par Qsys n’est pas précis. Si vous configurez votre conception avec la source d’horloge par défaut, puis générer le testbench Qsys modèle de simulation du système et du testbench, le testbench Qsys généré système utilise le BFM Altera Avalon Clock Source(altera_avalon_clock_source) comme source d’horloge.

Pour corriger la période d’horloge :

1. Ouvrez le fichier altera_avalon_clock_source.sv généré dans le répertoire de sortie /simulation/sous-modules.
2. Passez ‘timescale 1ns/1ns à ‘timescale 1ns/1ps . Si vous avez besoin d’une unité de temps plus réduite, utilisez ‘timescale 1ns/1fs .
3. Passez localparam CLOCK_PERIOD = 1000/CLOCK_RATE; à localparam CLOCK_PERIOD = 1000.000000/CLOCK_RATE; .