ID de l'article: 000076176 Type de contenu: Dépannage Dernière révision: 08/02/2013

Erreur de compilation dans Arria simulation post-fit V à l’aide de l’Aldec Active-HDL 9.1

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Si votre conception cible un Arria V ou un périphérique Arria V GZ et vous réalisez une simulation post-fit dans la version 12.1 du Quartus Logiciel II utilisant l’Aldec Active-HDL 9.1 EDA simulateur, une erreur de compilation peut se produire.

    Résolution

    Mise à niveau vers Aldec Active-HDL version 9.2.

    Produits associés

    Cet article concerne 2 produits

    FPGA Arria® V GZ
    FPGA et FPGA SoC Arria® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.