ID de l'article: 000076097 Type de contenu: Dépannage Dernière révision: 08/02/2013

Les rétro-annotations de la chaîne de retard ne sont pas prises en charge pour les conceptions Stratix V

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Si votre conception cible un périphérique Stratix V, rétro-annotation des paramètres de la chaîne de retard post-compilation peuvent tomber en panne lorsque vous activez l’option Chaînes de retard dans le back-annotate Boîte de dialogue Affectations.

    Le logiciel Quartus II ne prend pas en charge la rétro-annotation chaînes de retard dans les conceptions ciblant les appareils Stratix V.

    Résolution

    Il n’y a pas de solution de contournement.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® V

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.