ID de l'article: 000076067 Type de contenu: Dépannage Dernière révision: 13/08/2013

Y a-t-il des limites à l’utilisation de flux de bits compressés pour la reconfiguration partielle ?

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Dans la version 12.1 du logiciel Quartus® II, vous pouvez compresser le flux binaire de la configuration. Cependant, si vous utilisez également Configuration via protocole (CvP), la compression du flux binaire n’est pas prise en charge.

Si vous activez CvP pour votre conception et que vous activez également la compression du flux de bits de reconfiguration partielle (PR), il est possible que l’état des relations publiques ne fonctionne pas correctement.

Résolution

Évitez d’allumer la compression CvP et pr(s) dans le logiciel Quartus II. Utilisez des flux de bits non rémanents pour les conceptions utilisant CvP avec PR.

Ce problème est résolu à partir de la version 12.1 SP1 du logiciel Quartus II.

Produits associés

Cet article concerne 4 produits

FPGA Stratix® V GX
FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.