ID de l'article: 000076029 Type de contenu: Messages d'erreur Dernière révision: 20/03/2014

Erreur (11802) : Impossible d’adapter la conception à l’appareil.

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Il est possible que vous rencontriez l’erreur suivante lors de la compilation d’un contrôleur mémoire dure DDR3 16 bits dans un périphérique Cyclone® V A5 avec la version 13.1 du logiciel Quartus II :

    Erreur (11802) : impossible d’adapter la conception à l’appareil

    Info (169186) : les groupes de broches suivants ont le même contrôle dynamique de terminaison sur puce

    Info (169185) : les broches suivantes possèdent le même contrôle dynamique de terminaison sur puce : |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
    Informations (169066) : Tapez une broche bidirectionnelle mem_dq utilise la norme D/SSTL-15 Class E/S

    Résolution

    Veuillez contacter Altera mySupport si vous avez besoin d’un correctif pour le logiciel Quartus II version 13.1.

    Ce problème sera résolu dans une version ultérieure du logiciel Quartus® II.

    Produits associés

    Cet article concerne 6 produits

    FPGA Cyclone® V GX
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST
    FPGA Cyclone® V E
    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.