La conception peut échouer la compilation et recevoir l’erreur suivante si activer la fonctionnalité « Activer la PLL TX select pour la reconfiguration des débits de données 1/1.000 et 1/1.001 » pour le double lien SDI.
Erreur (167085) : Atom « nom < IP>:inst|sdi_megacore_top:sdi_megacore_top_inst|sdi_txrx_port:sdi_txrx_port_gen[0].u_txrx_port|rc_s4gxb_tx_2pll:gen_tx_alt4gxb_2pll.u_gxb|alt4gxb:alt4gxb_component|alt4gxb_0i67:auto_generated|tx_pll0 » du type « GXB PLL » ne peut être cadenagé qu’à partir d’un des signaux de cœur suivants :
Informations (167001) : atom tampon d’entrée E/S « tx_serial_refclk~entrée »
Informations (167001) : atom tampon d’entrée E/S « tx_serial_refclk1~input »
Ce problème ne se produit que dans les périphériques Stratix® IV et Arria® II si les IO_STANDARD de tx_serial_refclk et tx_serial_refclk1 ne sont pas correctement définis.
set_instance_assignment nom IO_STANDARD « PCML 1.5-V » -à tx_serial_refclk1
set_instance_assignment nom IO_STANDARD « 1.5-V PCML » -à tx_serial_refclk
Ou
set_instance_assignment nom IO_STANDARD « LVDS » à tx_serial_refclk1
set_instance_assignment nom IO_STANDARD « LVDS » à tx_serial_refclk