ID de l'article: 000075988 Type de contenu: Dépannage Dernière révision: 11/12/2012

Dois-je piloter les deux ports d’une broche différentielle dans les netlists de simulation au niveau de la porte ou dois-je fournir une véritable entrée différentielle ?

Environnement

    Édition d'abonnement Intel® Quartus® II
    Simulation
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Si votre conception de haut niveau dans les instances logicielles de Quartus® II Altera des tampons d’E/S différentiels ou utilise des blocs IP avec des entrées différentielles de haut niveau (ports p et n au niveau supérieur), votre logique externe doit générer un véritable signal différentiel dans la netlist générée par Quartus II.

Si un modèle de mémoire tampon d’E/S différentielle Altera voit une entrée déséquilibée, X est propulsé sur la sortie.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.