TimeQuest n’analyse pas les tx_enable et les tx_inclock ni les rx_enable et les chemins de synchronisation rx_inclock lors de l’utilisation de la mégafunction ALTLVDS en mode PLL externe. Ces chemins utilisent un routage dédié, tant que les changements de phase sont correctement définis sur les horloges de sortie PLL utilisées par la mégafunction ALTLVDS, Altera garantira la synchronisation entre ces chemins.
Environnement
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif
Articles apparentés
Produits associés
Cet article concerne 31 produits
FPGA Stratix® IV E
FPGA Arria® II GX
Périphériques ASIC HardCopy™ IV GX
FPGA Arria® V GX
FPGA Stratix® V GT
FPGA Arria® V GT
FPGA Stratix® III
FPGA Stratix® II GX
FPGA SoC Cyclone® V SE
FPGA Cyclone® IV E
FPGA SoC Arria® V SX
FPGA SoC Arria® V ST
Périphériques ASIC HardCopy™ IV E
FPGA Cyclone® III LS
FPGA Cyclone® V GT
FPGA Cyclone® III
FPGA Stratix® V GX
FPGA GX Cyclone® IV
FPGA Cyclone® II
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Stratix® II GX
FPGA Stratix® II
FPGA Stratix® II GT
FPGA Cyclone® V E
FPGA Arria® II GZ
FPGA Stratix® V E
FPGA Arria® GX
Périphériques ASIC HardCopy™ III
FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V ST