ID de l'article: 000075968 Type de contenu: Dépannage Dernière révision: 25/03/2015

Pourquoi obtiens-je l’erreur suivante lorsque la broche PERST de l’IP dure Stratix® V pour la norme d’E/S PCI Express est réglée sur 1,5 V dans le logiciel Quartus® II v14.1 ?

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Erreur (169029) : le pin_perst de broche est incompatible avec la banque d’E/S 3B.

La broche utilise la norme d’E/S 2.5 V, qui a une exigence VCCIO incompatible avec le paramètre VCCIO de cette banque ou ses autres broches qui utilisent VCCIO 1.5V.

En raison d’un problème dans le logiciel Quartus® II v14.1, la vérification standard des E/S est trop restrictive.

Résolution

Pour contourner ce problème dans le logiciel Quartus II v14.1.

  1. Supprimez la affectation de l’emplacement de pin_perst.
  2. Ajoutez un fichier quartus.ini dans votre répertoire de projets avec : dft_skip_oct_vccn_check = activé

Pas de plan de réparation.

Produits associés

Cet article concerne 2 produits

FPGA Stratix® V
Intel® FPGA Development Kits

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.