Le test PCI Express Electrical Gold nécessite la CBB v2.0 pour être connecté au périphérique en cours de test (DUT). Le CBB envoie un signal de 100 MHz pour 1 ms indiquant la machine LTSSM (Link Training and Status State Machine) du périphérique aval en cours de test (DUT) pour passer à plusieurs états de conformité aux sondages. Dans ces états, le det envoie des données aux débits de Gen1, Gen2 (avec -3,5db deemphasis) et Gen2 (avec -6db deemphasis) qui peuvent être observées dans le cadre pour confirmer la conformité du signal électrique. Le CBB est couplé au récepteur aval.
Lorsque Stratix® périphérique IV GX est utilisé en tant que DUT, en raison du fait qu’il est couplé à un ccbb à un niveau de mode commun différent, le récepteur Stratix IV GX ne reçoit pas la tension de mode commune requise (0,85 v) pour détecter le signal. Par conséquent, la logique du tissu FPGA qui implémente LTSSM ne peut pas passer aux états de conformité à plusieurs sondages pour terminer le test.