ID de l'article: 000075935 Type de contenu: Dépannage Dernière révision: 18/06/2013

La fréquence de l’horloge de sortie PLL peut-elle changer après le passage manuel de l’horloge ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Oui, en fonction de la fréquence d’horloge de référence d’entrée secondaire sur laquelle l’utilisateur passe, la fréquence d’horloge de sortie PLL peut changer. Cela s’explique par le fait que les paramètres du compteur PLL restent constants pendant le basculement manuel de l’horloge. Par conséquent, la nouvelle fréquence d’horloge de sortie est basée sur la nouvelle horloge de référence d’entrée et les paramètres du compteur PLL. Par exemple :

 

Paramètres de l’altpll megafunction

 

Inclk0 = 20 MHz

Inclk1 = 18 MHz

Sortie = 100 MHz

 

Compteur N = 1

Compteur M = 30

Compteur d’échelle post-échelle = 6

VCO = 600 MHz

 

Dans ce cas, lorsque l’horloge d’entrée est passée manuellement d’unlk0 à l’inlk1, la nouvelle fréquence de sortie est maintenant de 90 MHz plutôt que de 100 MHz selon les paramètres ci-dessus.

 

Notez que la modification de la fréquence d’entrée peut entraîner la perte de verrouillage du PLL, mais tant que l’horloge d’entrée reste dans la fréquence minimale et la plage de verrouillage maximale, la PLL sera en mesure d’atteindre le verrou.

 

Reportez-vous au manuel de l’appareil correspondant pour plus de détails et des directives sur l’utilisation du passage manuel de l’horloge.

Produits associés

Cet article concerne 1 produits

FPGA Cyclone® III

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.