En raison d’un problème dans les fichiers de contrainte de conception Synopsys(.sdc)générés automatiquement pour l’IP Ethernet à trois vitesses, vous pouvez voir des avertissements « filtre ignoré », tels que l’exemple ci-dessous lors de l’analyse du timing lorsque votre hiérarchie de conception contient des tirets arrière :
Filtre ignoré à altera_eth_tse_pcs_pma_lvds.sdc(158) : « » ne pouvait pas être apparié avec un registre
Il est possible également que votre conception soit confrontée à des violations du timing dues à ces contraintes ignorées.
Ce problème existe pour l’IP Ethernet à trois vitesses ciblant les familles de périphériques Arria® V, Arria 10, Cyclone® V et Stratix® V générées dans les versions 16.0.2 et antérieures du logiciel Quartus® Prime.
Pour contourner ce problème, recherchez les chaînes suivantes dans les fichiers sdc générés automatiquement :
définissez inst_list [query_collection-lister $inst ]
foreach each_inst $inst_list{
Et remplacez les deux lignes par les éléments suivants :
foreach_in_collection each_inst_tmp $inst {
définissez each_inst_name [get_node_info -nom $each_inst_tmp ]
regsub {\\} $each_inst_tmp {*} each_inst
Notez que ces fichiers sdc seront écrasés chaque fois que l’IP est écrite de manière rémanente. Faites donc des copies et assurez-vous que les modifications sont appliquées au fichier de ladc le plus récent.
Ce problème devrait être résolu dans une prochaine version du logiciel Quartus Prime.