ID de l'article: 000075870 Type de contenu: Dépannage Dernière révision: 18/11/2011

Défaillances minimales de la synchronisation de la largeur d’pulsation pour les interfaces de mémoire externe UniPHY

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Conceptions ciblant des appareils Stratix V à des vitesses supérieures à Il est possible que 500 MHz rencontre une défaillance de la synchronisation de la largeur d’impulsion minimale.

Résolution

Il n’y a pas de solution à ce problème.

Produits associés

Cet article concerne 1 produits

FPGA Stratix® V

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.