ID de l'article: 000075839 Type de contenu: Dépannage Dernière révision: 24/09/2013

Pourquoi obtiens-je une erreur lors de la sélection d’un classement de 4 sur 4 puces pour un LRDIMM DDR3 ?

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Pour Stratix® contrôleurs mémoire V FPGA DDR3, lorsque vous sélectionnez le format de mémoire LRDIMM avec le paramètre « Nombre de grades par emplacement » défini sur 4 et le « Nombre de puces sélectionnées par périphérique/DIMM » défini sur 4, vous verrez l’erreur suivante :

Erreur : LRDIMM : ne peut pas lire « cfg_write_ddr3_lrdimm_table(44) » : aucun élément de la batterie de ce type
lors de l’exécution
« définir generated_cfg_odt_chip () »
(« si » puis ligne de script 2)
invoquée de l’intérieur
« si {} {
définir generated_cfg_odt_chip ()
} d’autre {.
..."
(« si » puis ligne de script 2)
invoquée de l’intérieur
« si {[regexp {^DDR2$} ] == 1 && ([noms de batterie cfg_write_ddr2_table ] != « ») &&> {
définissez generated_cfg_odt_chip $ ...
(procédure « _compute_odt_chip » ligne 63)
invoquée de l’intérieur
« _compute_odt_chip 1 »
invoquée de l’intérieur
« set_parameter_value CFG_WRITE_ODT_CHIP [_compute_odt_chip 1] »
(« si » puis ligne de script 125)
invoquée de l’intérieur
« si {[string compare -nocase [get_parameter_value NEXTGEN] « true »] == 0} {

si {[regexp {^DDR1$} ] == 1} {
set_parameter_value CFG_TYPE 0...
(procédure « _derive_parameters » ligne 209)
invoquée de l’intérieur
« _derive_parameters »
(procédure « alt_mem_if::gui::d drx_controller::validate_component » ligne 5)
invoquée de l’intérieur
« alt_mem_if::gui::d drx_controller::validate_component »
(procédure « ip_validate » ligne 11)
invoquée de l’intérieur
« ip_validate »

L’erreur se produit parce qu’un LRDIMM à quatre rangs (rang de 4) n’utilise pas 4 sélections de puce.

Résolution

La solution de contournement consiste à sélectionner un prédéfini LRDIMM à quatre rangs dans l’éditeur de paramètres Prédéfini. Le prédéfin doit spécifier le nombre d’adresses et les signaux de sélection de la puce appropriés.

Ce problème est résolu à partir de la version 14.0 du logiciel Quartus® II.

Produits associés

Cet article concerne 4 produits

FPGA Stratix® V GT
FPGA Stratix® V GX
FPGA Stratix® V E
FPGA Stratix® V GS

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.